*4x4 array of ramBit cells
.include ./ramBit.spc
.subckt ramArray ro0 ro1 ro2 ro3 re0 re1 re2 re3 en0 en1 en2 en3 on0
+on1 on2 on3 o0 o1 o2 o3 e0 e1 e2 e3 wx0 wx1 wx2 wx3 wxn0 wxn1 wxn2
+wxn3 dx0 dx1 dx2 dx3 Vdd 0
xcell00 ro0 re0 en0 on0 o0 e0 wx0 wxn0 dx0 Vdd 0 ramBit
xcell01 ro0 re0 en1 on1 o1 e1 wx1 wxn1 dx0 Vdd 0 ramBit
xcell02 ro0 re0 en2 on2 o2 e2 wx2 wxn2 dx0 Vdd 0 ramBit
xcell03 ro0 re0 en3 on3 o3 e3 wx3 wxn3 dx0 Vdd 0 ramBit
xcell10 ro1 re1 en0 on0 o0 e0 wx0 wxn0 dx1 Vdd 0 ramBit
xcell11 ro1 re1 en1 on1 o1 e1 wx1 wxn1 dx1 Vdd 0 ramBit
xcell12 ro1 re1 en2 on2 o2 e2 wx2 wxn2 dx1 Vdd 0 ramBit
xcell13 ro1 re1 en3 on3 o3 e3 wx3 wxn3 dx1 Vdd 0 ramBit
xcell20 ro2 re2 en0 on0 o0 e0 wx0 wxn0 dx2 Vdd 0 ramBit
xcell21 ro2 re2 en1 on1 o1 e1 wx1 wxn1 dx2 Vdd 0 ramBit
xcell22 ro2 re2 en2 on2 o2 e2 wx2 wxn2 dx2 Vdd 0 ramBit
xcell23 ro2 re2 en3 on3 o3 e3 wx3 wxn3 dx2 Vdd 0 ramBit
xcell30 ro3 re3 en0 on0 o0 e0 wx0 wxn0 dx3 Vdd 0 ramBit
xcell31 ro3 re3 en1 on1 o1 e1 wx1 wxn1 dx3 Vdd 0 ramBit
xcell32 ro3 re3 en2 on2 o2 e2 wx2 wxn2 dx3 Vdd 0 ramBit
xcell33 ro3 re3 en3 on3 o3 e3 wx3 wxn3 dx3 Vdd 0 ramBit
.ends